Materi 8

 

Latches, Flip-Flop dan Pewaktu (Timer)

Rahma Putriyana 

2303015068 

2D - Teknik Informatika 

Sistem Digital dan Gelombang

Pendahuluan

Materi ini memulai studi tentang dasar-dasar logika berurutan. Perangkat logika bistable, monostable, dan astable yang disebut multivibrators. Dua kategori perangkat bistable adalah latch dan flip-flop. Perangkat bistable memiliki dua keadaan stabil, yang disebut SET dan RESET; mereka dapat mempertahankan salah satu dari keadaan ini tanpa batas waktu, membuatnya berguna sebagai perangkat penyimpanan. Perbedaan dasar antara latches dan flip-flops adalah cara mereka diubah dari satu keadaan ke keadaan lainnya. Flip-flop adalah blok bangunan dasar untuk counters, registers, dan logika kontrol berurutan (sequential control logic) lainnya dan digunakan dalam jenis memori tertentu. Multivibrators monostable, yang biasa dikenal sebagai one-shot, hanya memiliki satu keadaan stabil. One-shot menghasilkan pulse dengan lebar terkontrol tunggal saat diaktifkan atau dipicu. Multivibrators astable tidak memiliki keadaan stabil dan terutama digunakan sebagai oscilator, yang merupakan generator gelombang yang mempertahankan dirinya sendiri. Oscilator pulsa digunakan sebagai sumber untuk gelombang waktu dalam sistem digital.

Latches

Latch adalah jenis perangkat penyimpanan sementara yang memiliki dua keadaan stable (bistable) dan biasanya ditempatkan dalam kategori terpisah dari flip-flops. Latches mirip dengan flip-flops karena mereka adalah perangkat bistable yang dapat berada dalam salah satu dari dua keadaan menggunakan pengaturan umpan balik, di mana output dihubungkan kembali ke input yang berlawanan. Perbedaan utama antara latches dan flip-flops adalah metode yang digunakan untuk mengubah keadaan mereka.

S-R Latch

Latch S-R adalah latch yang memiliki dua masukan, yaitu S (SET) dan R (RESET). Kondisi latch ditentukan oleh masukan S dan R ketika input EN (enable) diberikan level HIGH.

The Gated S-R Latch

Latch ber-gate memerlukan input enable (EN). Input S dan R mengontrol kondisi ke mana latch akan pergi ketika level HIGH diterapkan pada input EN. Latch tidak akan berubah sampai EN HIGH; tetapi selama tetap HIGH, keluaran dikontrol oleh kondisi input S dan R. Kondisi tidak valid terjadi jika kedua input S dan R HIGH.

The Gated D Latch

Jenis lain dari latch ber-gate disebut latch D. Latch D berbeda dari latch S-R karena hanya memiliki satu input selain EN. Ketika input D HIGH dan input EN HIGH, latch akan set. Ketika input D LOW dan EN HIGH, latch akan reset.

The Edge-Triggered D Flip-Flop

Flip-flop D berguna ketika satu bit data (1 atau 0) harus disimpan. Penambahan inverter pada flip-flop S-R menciptakan flip-flop D dasar.

Flip-Flop Operating Characteristics 

• Propagation delay times

Waktu tunda propagasi adalah interval waktu yang diperlukan setelah sinyal input diterapkan untuk perubahan output yang dihasilkan terjadi. Ini ditentukan untuk output naik dan turun.

• Set-up time

Waktu set-up adalah interval minimum yang diperlukan agar level logika dipertahankan secara konstan pada input (J dan K atau S dan R atau D) sebelum tepi picu dari pulsa clock agar level dapat diandalkan ke dalam flip-flop.

• Hold time

Waktu hold adalah interval minimum yang diperlukan agar level logika tetap pada input setelah tepi picu dari pulsa clock agar level dapat diandalkan ke dalam flip-flop.

• Maximum clock frequency

Frekuensi clock maksimum (fmax) adalah tingkat tertinggi di mana flip-flop dapat dipicu dengan andal.

• Pulse widths

Lebar pulse untuk operasi yang dapat diandalkan biasanya ditentukan oleh pabrik untuk input clock preset dan clear.

• Power dissipation

Dissipasi daya dari rangkaian digital adalah total konsumsi daya perangkat.

TUGAS TAMBAHAN

https://onlinelearning.uhamka.ac.id/