Tugas 11

 

RESENSI ARTIKEL 

"Monitoring dan Pencegahan Serangan Judi Online (Slot Gacor) pada Website"

Rahma Putriyana 

2303015068 

2D - Teknik Informatika 

Sistem Digital dan Gelombang

Judul: Monitoring dan Pencegahan Serangan Judi Online (Slot Gacor) pada Website

Penulis: Endi Sjaiful Alim, Nuroji, M. Asep Rizkiawan, Tirta Anhari, Bahar Sobari

Jurnal: Edumatic: Jurnal Pendidikan Informatika

Volume: 8, Nomor: 1

Tahun: 2024

Halaman: 1-6

DOI: 10.29408/edumatic.v8i1.5731

-----------------------------------------------------------------------------------------------------------------------------

Abstrak

Artikel ini berfokus pada pemantauan dan pencegahan serangan hacker yang menyisipkan konten judi online pada website, menggunakan layanan keamanan Cloudflare. Penelitian dilakukan pada website bpti.uhamka.ac.id selama 8 hari, dengan hasil menunjukkan bahwa Cloudflare berhasil memblokir 126 URL path yang terkait dengan konten judi online.

Pendahuluan

Kemajuan teknologi digital meningkatkan kebutuhan akan keamanan website untuk menjaga reputasi dan integritas situs. Maraknya serangan siber berupa penyisipan konten judi online, seperti slot gacor, menjadi ancaman serius bagi banyak website. Penelitian ini bertujuan memberikan solusi praktis untuk masalah tersebut, menggunakan layanan keamanan Cloudflare untuk mencegah dan memantau serangan siber.

Tujuan dan Ruang Lingkup

Penelitian ini bertujuan untuk memberikan solusi praktis terhadap masalah penyisipan konten judi online pada website. Fokus utamanya adalah pada penggunaan Cloudflare sebagai alat untuk mencegah serangan siber dan menjaga integritas serta reputasi website.

Metodologi

Penelitian ini menggunakan metode deskriptif dengan studi kasus pada website bpti.uhamka.ac.id. Proses penelitian meliputi beberapa tahapan:

1. Identifikasi Masalah: Mengidentifikasi ancaman konten judi online yang disisipkan oleh hacker.

2. Persiapan dan Instalasi Cloudflare: Memasang dan mengkonfigurasi Cloudflare pada website target.

3. Implementasi Web Application Firewall (WAF): Mengaktifkan WAF dan membuat custom rules untuk memfilter dan memblokir konten berbahaya.

4. Pengumpulan dan Analisis Data: Mengumpulkan data selama 8 hari dan menganalisis efektivitas Cloudflare dalam memblokir URL path yang terkait dengan konten judi online.

Hasil dan Pembahasan

Selama periode penelitian, Cloudflare berhasil memblokir 126 URL path yang terkait dengan konten judi online. Mayoritas dari URL tersebut mengandung konten slot gacor. Efektivitas Cloudflare dalam memblokir konten berbahaya didukung oleh fitur WAF dan custom rules yang dibuat khusus untuk memfilter serangan siber. Hasil ini menunjukkan bahwa Cloudflare dapat menjadi solusi yang efisien dalam menjaga keamanan website dari ancaman konten judi online.

Kesimpulan

Penelitian ini menyimpulkan bahwa penerapan Cloudflare sebagai sistem keamanan pada website sangat efektif dalam mencegah serangan judi online. Cloudflare mampu memblokir URL path yang mencurigakan secara efektif, sehingga menjaga integritas dan reputasi website. Solusi yang diusulkan dalam penelitian ini dapat diterapkan oleh pengelola website lain untuk meningkatkan keamanan situs mereka dari ancaman siber yang serupa.

Kata Kunci

Keamanan website, Web Application Firewall, Cloudflare, judi online.

Lisensi

Jurnal ini dilisensikan di bawah Creative Commons Attribution-ShareAlike 4.0 International License.

https://onlinelearning.uhamka.ac.id/

https://onlinelearning.uhamka.ac.id/course/view.php?id=33111

Materi Register

 

REGISTER

Rahma Putriyana 

2303015068 

2D - Teknik Informatika 

Sistem Digital dan Gelombang

Pengertian Register

• Definisi: Register adalah rangkaian yang terdiri dari beberapa flip-flop, digunakan untuk menyimpan data digital sementara.
• Fungsi: Menyimpan data sementara untuk digunakan dalam operasi aritmetika, logika, dan kontrol.

Jenis-jenis Register

• Register Paralel: Semua bit dalam register diperbarui secara bersamaan.
• Register Geser (Shift Register): Data dapat digeser ke kiri atau ke kanan, digunakan dalam operasi serial-in-serial-out (SISO), serial-in-parallel-out (SIPO), parallel-in-serial-out (PISO), dan parallel-in-parallel-out (PIPO).

Register Paralel

• Deskripsi: Setiap flip-flop dalam register paralel menyimpan satu bit data, dan semua flip-flop dipicu oleh sinyal clock yang sama.
• Penggunaan: Digunakan untuk menyimpan data yang dibaca atau ditulis secara paralel.

Register Geser (Shift Register)

• Shift Left dan Shift Right: Data dalam register dapat digeser satu posisi ke kiri atau ke kanan.
• Jenis-jenis Shift Register:
  
  
  
• Serial-In Serial-Out (SISO): Data dimasukkan secara serial dan dikeluarkan secara serial.

• Serial-In Parallel-Out (SIPO): Data dimasukkan secara serial dan dikeluarkan secara paralel.

• Parallel-In Serial-Out (PISO): Data dimasukkan secara paralel dan dikeluarkan secara serial.

• Parallel-In Parallel-Out (PIPO): Data dimasukkan dan dikeluarkan secara paralel.

Contoh Implementasi Register

• 4-bit Register: Terdiri dari empat flip-flop, masing-masing menyimpan satu bit.
  • Contoh: 4-bit register yang dapat menyimpan nilai biner dari 0000 hingga 1111.
• Shift Register 4-bit: Terdiri dari empat flip-flop yang terhubung secara serial untuk menggeser data ke kiri atau ke kanan.

Aplikasi Register

• Penghitung (Counter): Register yang dapat menghitung naik atau turun berdasarkan sinyal clock.
• Pengumpul Data (Data Accumulator): Register yang digunakan untuk mengakumulasi hasil operasi aritmatika.
• Penahanan Data (Data Holding): Register yang menyimpan data sementara selama transfer atau pemrosesan.

Desain Register dengan Flip-Flop

• Flip-Flop D (Data): Flip-flop yang umum digunakan dalam register karena sederhana dan efisien.
• Diagram Register 4-bit:
• Clock: Sinyal yang memicu semua flip-flop secara bersamaan.
• Input Data (D0-D3): Data yang akan disimpan dalam register.
• Output Data (Q0-Q3): Data yang disimpan dalam register.

Register dalam CPU

• Register Umum (General Purpose Registers): Register yang digunakan untuk menyimpan data sementara dalam operasi CPU.
• Register Khusus (Special Purpose Registers):
• Program Counter (PC): Menyimpan alamat instruksi berikutnya yang akan dieksekusi.
• Instruction Register (IR): Menyimpan instruksi yang sedang dieksekusi.
• Status Register (Flags Register): Menyimpan informasi status hasil operasi aritmatika dan logika.

Contoh Kasus Desain Register

• Desain 4-bit Parallel Register:
• Menggunakan 4 Flip-Flop D: Setiap flip-flop terhubung ke sinyal clock yang sama, dan data input D0-D3 dihubungkan ke masing-masing flip-flop.
• Data Output Q0-Q3: Terhubung ke masing-masing flip-flop untuk membaca data yang disimpan.

Optimisasi dan Pertimbangan Desain

• Kecepatan: Memastikan register dapat beroperasi pada kecepatan clock yang diperlukan.
• Konsumsi Daya: Mengoptimalkan konsumsi daya dengan menggunakan flip-flop yang efisien daya.
• Area: Mengoptimalkan jumlah flip-flop dan koneksi untuk mengurangi ukuran fisik register.

Diagram Sederhana 4-bit Register Paralel

Diagram tersebut menunjukkan sebuah register paralel 4-bit sederhana. Berikut penjelasan mengenai komponen dan alur kerja dari diagram tersebut:

1. Data In:

   - Sinyal data yang masuk ke register, diumpankan ke tahap pertama (stage A) dari register.

2. Clock:

   - Sinyal clock digunakan untuk menyinkronkan perpindahan data dari satu tahap ke tahap berikutnya dalam register.

3. Stages (Tahapan A, B, C, D):

   - Setiap tahapan (stage) terdiri dari flip-flop yang menyimpan satu bit data.

   - Data dipindahkan dari satu tahap ke tahap berikutnya pada setiap siklus clock.

   - Tahap A adalah tahap pertama yang menerima data input, kemudian data dipindahkan ke tahap B, C, dan akhirnya D.

4. QA, QB, QC, QD:

   - Output dari setiap tahap yang merepresentasikan bit data yang disimpan dalam flip-flop pada tahap tersebut.

   - QA adalah output dari tahap A, QB dari tahap B, QC dari tahap C, dan QD dari tahap D.

5. Data Out:

   - Output akhir dari register yang merepresentasikan data setelah melalui semua tahapan.

   - Data out diambil dari output tahap D.

Register paralel ini berfungsi untuk menyimpan dan memindahkan data 4-bit secara bersamaan (paralel) dari input ke output, dengan setiap bit data disimpan di flip-flop pada masing-masing tahap dan dipindahkan sinkron dengan sinyal clock.

Clock
  |
  +---[D Flip-Flop]---(Q0)
  |        |
  |        +---D0 (Input)
  |
  +---[D Flip-Flop]---(Q1)
  |        |
  |        +---D1 (Input)
  |
  +---[D Flip-Flop]---(Q2)
  |        |
  |        +---D2 (Input)
  |
  +---[D Flip-Flop]---(Q3)
           |
           +---D3 (Input)

Diagram ini menunjukkan bagaimana empat flip-flop D terhubung dalam sebuah register 4-bit paralel, di mana semua flip-flop dipicu oleh sinyal clock yang sama dan masing-masing flip-flop memiliki input data (D0-D3) dan output data (Q0-Q3).

https://onlinelearning.uhamka.ac.id/

https://onlinelearning.uhamka.ac.id/course/view.php?id=33111

Materi 8

 

Latches, Flip-Flop dan Pewaktu (Timer)

Rahma Putriyana 

2303015068 

2D - Teknik Informatika 

Sistem Digital dan Gelombang

Pendahuluan

Materi ini memulai studi tentang dasar-dasar logika berurutan. Perangkat logika bistable, monostable, dan astable yang disebut multivibrators. Dua kategori perangkat bistable adalah latch dan flip-flop. Perangkat bistable memiliki dua keadaan stabil, yang disebut SET dan RESET; mereka dapat mempertahankan salah satu dari keadaan ini tanpa batas waktu, membuatnya berguna sebagai perangkat penyimpanan. Perbedaan dasar antara latches dan flip-flops adalah cara mereka diubah dari satu keadaan ke keadaan lainnya. Flip-flop adalah blok bangunan dasar untuk counters, registers, dan logika kontrol berurutan (sequential control logic) lainnya dan digunakan dalam jenis memori tertentu. Multivibrators monostable, yang biasa dikenal sebagai one-shot, hanya memiliki satu keadaan stabil. One-shot menghasilkan pulse dengan lebar terkontrol tunggal saat diaktifkan atau dipicu. Multivibrators astable tidak memiliki keadaan stabil dan terutama digunakan sebagai oscilator, yang merupakan generator gelombang yang mempertahankan dirinya sendiri. Oscilator pulsa digunakan sebagai sumber untuk gelombang waktu dalam sistem digital.

Latches

Latch adalah jenis perangkat penyimpanan sementara yang memiliki dua keadaan stable (bistable) dan biasanya ditempatkan dalam kategori terpisah dari flip-flops. Latches mirip dengan flip-flops karena mereka adalah perangkat bistable yang dapat berada dalam salah satu dari dua keadaan menggunakan pengaturan umpan balik, di mana output dihubungkan kembali ke input yang berlawanan. Perbedaan utama antara latches dan flip-flops adalah metode yang digunakan untuk mengubah keadaan mereka.

S-R Latch

Latch S-R adalah latch yang memiliki dua masukan, yaitu S (SET) dan R (RESET). Kondisi latch ditentukan oleh masukan S dan R ketika input EN (enable) diberikan level HIGH.

The Gated S-R Latch

Latch ber-gate memerlukan input enable (EN). Input S dan R mengontrol kondisi ke mana latch akan pergi ketika level HIGH diterapkan pada input EN. Latch tidak akan berubah sampai EN HIGH; tetapi selama tetap HIGH, keluaran dikontrol oleh kondisi input S dan R. Kondisi tidak valid terjadi jika kedua input S dan R HIGH.

The Gated D Latch

Jenis lain dari latch ber-gate disebut latch D. Latch D berbeda dari latch S-R karena hanya memiliki satu input selain EN. Ketika input D HIGH dan input EN HIGH, latch akan set. Ketika input D LOW dan EN HIGH, latch akan reset.

The Edge-Triggered D Flip-Flop

Flip-flop D berguna ketika satu bit data (1 atau 0) harus disimpan. Penambahan inverter pada flip-flop S-R menciptakan flip-flop D dasar.

Flip-Flop Operating Characteristics 

• Propagation delay times

Waktu tunda propagasi adalah interval waktu yang diperlukan setelah sinyal input diterapkan untuk perubahan output yang dihasilkan terjadi. Ini ditentukan untuk output naik dan turun.

• Set-up time

Waktu set-up adalah interval minimum yang diperlukan agar level logika dipertahankan secara konstan pada input (J dan K atau S dan R atau D) sebelum tepi picu dari pulsa clock agar level dapat diandalkan ke dalam flip-flop.

• Hold time

Waktu hold adalah interval minimum yang diperlukan agar level logika tetap pada input setelah tepi picu dari pulsa clock agar level dapat diandalkan ke dalam flip-flop.

• Maximum clock frequency

Frekuensi clock maksimum (fmax) adalah tingkat tertinggi di mana flip-flop dapat dipicu dengan andal.

• Pulse widths

Lebar pulse untuk operasi yang dapat diandalkan biasanya ditentukan oleh pabrik untuk input clock preset dan clear.

• Power dissipation

Dissipasi daya dari rangkaian digital adalah total konsumsi daya perangkat.

TUGAS TAMBAHAN

https://onlinelearning.uhamka.ac.id/